蘇州2021年6月25日 /美通社/ -- 近日，與非網(wǎng)原創(chuàng)視頻欄目《與非觀察》最新一期主題為“異構時代，叱咤封云”的圓桌對話成功舉辦。此次對話由與非網(wǎng)資深行業(yè)分析師張慧娟主持，特邀英特爾中國研究院院長宋繼強、Cadence公司中國區(qū)技術支持總監(jiān)王輝、SiP技術專家/IEEE高級會員李揚和創(chuàng)道投資咨詢合伙人步日欣，共同探討先進封裝的發(fā)展趨勢，以及它如何在異構集成時代助推算力騰飛，成為創(chuàng)新的催化劑。
參與對話的各位嘉賓就以下議題進行了深入的交流：
發(fā)展先進封裝的必要性是什么？
英特爾中國研究院院長宋繼強：
先進封裝是對未來更多樣化的算力需求和可用的技術種類之間實現(xiàn)權衡的一個非常好的方式，是由算力的爆發(fā)式增長，以及技術本身可以供給的能力共同推動發(fā)展的。
隨著AI滲入到各個領域，5G的覆蓋范圍不斷延伸，越來越多的設備接入網(wǎng)絡，產(chǎn)生的數(shù)據(jù)種類也多種多樣。當大量的數(shù)據(jù)進入系統(tǒng)中，就需要新的處理方法，也需要更快的處理速度。傳統(tǒng)的、單一的計算架構不再適用，需要引入更多的計算種類，比如異構計算，英特爾的xPU戰(zhàn)略就是通過結合CPU、GPU、FPGA或ASIC等去滿足不同的計算需求。
要提供更高的算力密度，未必只有CMOS微縮一條路，事實上還有很多辦法，比如2.5D/3D異構集成、更有效的算法的硬件實現(xiàn)、更新的器件種類等。就異構集成而言，它有助于快速實現(xiàn)更多種類的算力目標。因為已有的很多不同工藝節(jié)點上的芯片是被驗證和測試過的，面對日益增多的各種算力需求，各種不同種類設備的功耗、體積、尺寸需求，要快速達到產(chǎn)品目標，可以通過異構封裝技術，把很多已有的芯片快速整合起來，通過先進封裝實現(xiàn)多種技術組合，滿足所需的功耗、體積、性能要求。
Cadence公司中國區(qū)技術支持總監(jiān)王輝：
先進封裝主要有三方面推動因素：首先是市場需求決定的。智能手機超薄的設計需求，帶來了INFO的需求；人工智能的發(fā)展，帶來了大量的算力需求，使得2.5D/3D封裝技術迎來發(fā)展。
第二，后摩爾時代（More Moore）發(fā)展所需。摩爾定律從提出至今已有56年，業(yè)界基本按照這個規(guī)律在發(fā)展。但是，隨著芯片工藝走向7納米、5納米、3納米甚至更超前，整個產(chǎn)業(yè)都覺得物理極限在逼近。我們?nèi)绾卫^續(xù)發(fā)展摩爾定律？先進封裝是當前一個最佳選擇。
第三，成本需求促使先進封裝發(fā)展。如何平衡先進節(jié)點下芯片的性能、功耗與面積（PPA），是芯片設計與制造的挑戰(zhàn)。追逐先進的節(jié)點不太適用于所有應用，因為并不是每個產(chǎn)業(yè)都能像移動設備一樣達到萬億級的市場規(guī)模，從而實現(xiàn)規(guī)模經(jīng)濟效應，所以先進封裝才是目前較為合適的選擇。
SiP技術專家/IEEE高級會員李揚：
電子系統(tǒng)的集成主要分為三個層次：芯片上的集成、封裝內(nèi)的集成、PCB板級集成。
PCB集成和芯片中的集成誕生較早，而封裝內(nèi)的集成是在封裝技術發(fā)展了約40年才開始的。芯片中的集成目前已經(jīng)趨于極致（5nm~3nm），PCB中的集成由于受封裝尺寸和引腳制約，多年也沒有太大進展。
目前，封裝內(nèi)的集成發(fā)展空間巨大、靈活度最高，典型的代表就是SiP和先進封裝技術。先進封裝能夠非常有效地提高封裝內(nèi)部集成的工作密度，所以現(xiàn)階段，先進封裝有很大的發(fā)展空間。
創(chuàng)道投資咨詢合伙人步日欣:
先進封裝的驅動力其實也對應于摩爾定律的主要驅動力：高性能、低成本、高集成度，因為業(yè)界始終在追求更高的性能、更低的成本、更高的算力密度。
半導體產(chǎn)業(yè)一個非常大的轉折點要來臨了，而這個“來臨”對先進封裝來說可能是一個大時代。因為摩爾定律是存在物理和經(jīng)濟上的瓶頸的，晶圓制造的工藝節(jié)點不可能無限制地往下延伸，而且到現(xiàn)在為止，每個晶體管的成本其實已經(jīng)越來越高了。如果摩爾定律有一天真的難以為繼，頭部晶圓廠將會面臨一個什么樣的狀態(tài)？等到有一天所有晶圓廠的技術、能力都趨同的時候，整個半導體晶圓制造產(chǎn)業(yè)可能會陷入“內(nèi)卷”狀態(tài)。
現(xiàn)在，推動先進封裝最主要的市場力量就是晶圓廠，包括英特爾、臺積電、中芯國際等，都在積極布局先進封裝領域的新工藝，來保持自身技術的領先性，以在即將到來的新時代提高競爭力。從投資和產(chǎn)業(yè)發(fā)展角度，技術代表著先進生產(chǎn)力，代表著競爭力，是對產(chǎn)業(yè)追求更高性能封裝技術的驅動力。
現(xiàn)在發(fā)展先進封裝是好時機嗎？
Cadence公司中國區(qū)技術支持總監(jiān)王輝：
先進制程帶來物理極限的逼近，而先進技術的應用，是由需求來帶動的。人工智能公司的興起，帶來了算力的要求，也提出了對各種各樣新技術的需求，如HBM、DDR5、GDDR6、112G Serdes等。先進封裝也是同樣的發(fā)展邏輯，在傳統(tǒng)封裝無法滿足需求的情況下，先進封裝成為必然選擇。
其次，芯片已經(jīng)成為國家戰(zhàn)略布局的重點，而封裝又是其中的重要環(huán)節(jié)。我國在封裝技術方面，不論是技術還是人才儲備，都已經(jīng)達到了一定的程度，先進封裝發(fā)展到今天，正是需要技術突破的時候，在芯片封裝上發(fā)力，能夠獲得很大的發(fā)展。
英特爾中國研究院院長宋繼強：
各種各樣的需求都在把先進封裝推到臺前，是真正結合了“天時地利人和”的條件。
從“天時”角度來說，需求在倒逼先進封裝進入應用。以兩個趨勢為例，一是小型化、輕薄化；另外一個是計算中心要求更高密度、更多類型的算力。
從小型化、輕薄化趨勢來看，典型的代表就是筆記本電腦，我們希望主板的尺寸更小，同時功耗更低。那么也就需要把以前可能是分散在板級的多個芯片整合進去，包括計算芯片、存儲芯片、I/O芯片等。這就要求先進封裝技術一定要突破，不止是2.5D，甚至要達到3D。
另一方面，全球都在進行數(shù)字化轉型，特別是疫情以來，許多事情都在依賴網(wǎng)絡、依賴信息化。那么，底層的基礎設施就需要成倍甚至呈數(shù)量級別的增加。但是，不能因為計算需求的增多，機房就越建越大、功耗越來越高，所以對于高性能計算的數(shù)據(jù)中心，同樣需要通過先進封裝技術把多種芯片封裝到一起。比如把至強、獨立顯卡GPU加HBM進行封裝，可以在板級就實現(xiàn)了超級計算機的功能，這就是充分地利用了先進封裝技術。
從“地利”來說，要講講中國的優(yōu)勢。中國市場是公認的市場大、需求多，整個半導體產(chǎn)業(yè)的供應鏈大部分也在這里，而且成本和人員優(yōu)勢也很明顯。所以在中國能夠快速把很多技術投入應用，運用到一些產(chǎn)品中去測試，有很多細分的產(chǎn)業(yè)分別測試不同的封裝類型，這是非常好的“地利”優(yōu)勢。
“人和”方面，最近在一些不同的圈子里，不管是學術圈、產(chǎn)業(yè)圈，不管是fabless設計公司還是IDM公司，大家都認同異構整合、異構集成會是未來的發(fā)展趨勢。當一個產(chǎn)業(yè)滿足了“天時地利人和”的條件后，這個產(chǎn)業(yè)沒有道理不騰飛。
創(chuàng)道投資咨詢合伙人步日欣:
去年的數(shù)據(jù)顯示，中國市場涉及先進封裝的營收占比只有25%，而國際水平約為40%-50%。從營收占比來看，國內(nèi)市場還有很大的發(fā)展空間，不過，對于發(fā)展先進封裝，國內(nèi)各方面其實已有共識。產(chǎn)業(yè)界、政府機構、投資機構等都非常關注，而一個產(chǎn)業(yè)只要引起了各方關注，一定會高速成長。
5月14日，國家科技體制改革和創(chuàng)新體系建設領導小組第十八次會議召開，討論了后摩爾時代的集成電路潛在顛覆性技術。資本市場將其解讀為未來要大力發(fā)展先進封裝、異構集成等能夠緩解摩爾定律失效的關鍵技術。
因為國際各種形勢的變動，全球多個國家都把重心放在科技發(fā)展方面，半導體成了重中之重。不光我國在大力發(fā)展，歐洲、美國、日本、韓國都在重點布局半導體產(chǎn)業(yè)競爭力。下一步，先進封裝、異構集成將成為這些國家重點發(fā)力的領域。因此從政治、經(jīng)濟、需求角度來看，先進封裝都迎來了一個非常大的發(fā)展時機。
SiP技術專家/IEEE高級會員李揚：
目前發(fā)展先進封裝是最佳時機。先進封裝是封裝技術發(fā)展的高級階段，但先進封裝的發(fā)展歷史本身比較短，大約不到10年的時間，發(fā)展空間比較大。以往板級集成、芯片內(nèi)集成都是在二維平面，而先進封裝一個特別大的優(yōu)勢是它可以進行三維堆疊。早先是大芯片、小芯片進行鍵合，現(xiàn)在是芯片和芯片直接通過硅通孔上下互連，這種垂直的互連對功能密度的提升非常明顯。這也是為什么現(xiàn)在HBM、HMC等先進封裝技術，尤其在高性能計算領域應用較多，原因就是它能在有限的空間內(nèi)集成更多的功能單元。
以前先進封裝屬于封裝廠的范疇，但是現(xiàn)在從Foundry到OSAT到系統(tǒng)廠商，對先進封裝和SiP的關注度都很高，這也有利于它的進一步發(fā)展。
如何破解先進封裝的應用障礙？
英特爾中國研究院院長宋繼強：
先進封裝現(xiàn)在所處的風口，有點像2015、2016年，深度學習火起來的時候，業(yè)界對其用途、用法當時正處于摸索初期。先進封裝是一個復雜的技術領域，具體應用涉及多種問題，比如2.5D/3D堆疊設計中線的連接、干擾、散熱等問題。特別是現(xiàn)在這個領域剛開始發(fā)展，對原有的設計流程、設計工具、仿真工具等都帶來挑戰(zhàn)。對于傳統(tǒng)封裝來說，芯片的前端、后端設計可以分離，但是越先進的封裝，特別是到了3D封裝，前后端設計要緊密耦合，這對于設計流程、設計人員的能力要求很高，這些都是技術層面要跨過的門檻。
此外，發(fā)展先進封裝也需要新的產(chǎn)業(yè)規(guī)范，這是國際國內(nèi)都需要做的頂層設計。比如英特爾現(xiàn)在參與了CHIPS聯(lián)盟，也提出了一些接口標準，比如AIB等，希望定義一些讓產(chǎn)業(yè)界多個公司的芯片能夠互連、能夠測試的接口，這是各公司要一起努力推動的，英特爾只是其中一個角色。
Cadence公司中國區(qū)技術支持總監(jiān)王輝：
業(yè)界對于先進封裝不妨采取“大膽嘗試，小心驗證”的態(tài)度。首先根據(jù)需求出發(fā)，找到目前傳統(tǒng)封裝所不能解決的問題，同時分析先進封裝能帶來的優(yōu)勢。
在采用先進封裝的前提下，要小心驗證新技術，因為先進封裝的引入，線寬和線間距都變得非常小，所以模型的提取、系統(tǒng)的驗證非常關鍵。Cadence正是看到在系統(tǒng)設計及系統(tǒng)仿真上的問題，提出了智能系統(tǒng)設計的概念。開發(fā)出一系列針對先講封裝的仿真及設計技術，例如Clarity全波電磁場仿真工具，傳統(tǒng)工具面對先進封裝需要幾天到一周的時間去提取模型，而Clarity比傳統(tǒng)的工具快6-10X。同時還有熱分析工具等，來解決新的挑戰(zhàn)。先進封裝不是一個孤立環(huán)節(jié)就能做到的，要跟產(chǎn)業(yè)鏈多個環(huán)節(jié)溝通交流，才能更好地滿足應用需求。
創(chuàng)道投資咨詢合伙人步日欣:
先進封裝是未來，但不是“萬能鑰匙”。不是所有芯片都要追求高精尖技術。例如在傳統(tǒng)行業(yè)應用中的車規(guī)級、工業(yè)級、軍規(guī)級芯片，對算力、對小巧化的需求往往并沒有很高，追求的是產(chǎn)品的穩(wěn)定性和一致性，所以這些產(chǎn)品更需要成熟、穩(wěn)定的工藝。
如果確實需要用到先進封裝，也要結合性價比、使用場景來綜合評估。目前先進封裝的成本并不低，因此引入之前必須評估產(chǎn)品的利潤空間是不是允許。評估是否采用先進封裝，要注重結合產(chǎn)品特性，考慮性價比、適用場景等問題。
SiP技術專家/IEEE高級會員李揚：
在先進封裝時代，要更加注重協(xié)同設計。在芯片設計后期進行引腳定義時，需要多個芯片之間協(xié)同定義，這和先進封裝設計有一定的重合。在芯片設計后端，沒有完全定型時先進封裝就開始設計了，這就存在協(xié)同設計、數(shù)據(jù)交換，甚至封裝和后期板級也會有一定的協(xié)同設計需要。
在進行先進封裝設計時要注重兩點：
第一，因為先進封裝是多個芯片集成在一起的，所以對KGD（Known Good Die）的要求會更高。有時難免有一些芯片是有缺陷的，而它可能會影響整個先進封裝系統(tǒng)的有效性，這是在實際項目中出現(xiàn)過的問題。因此，進行先進封裝設計一定要慎重，比單芯片要求必須更嚴格。
第二，先進封裝中很多芯片在內(nèi)部進行了互連，這些信號在封裝外部很難測到，不像傳統(tǒng)封裝，引腳可以引到外部進行測試。因此先進封裝設計中，為關鍵信號留出測試通道非常重要，否則出了問題無法探測，可能會造成項目失敗。
下一個十年，先進封裝如何助力創(chuàng)新？
創(chuàng)道投資咨詢合伙人步日欣:
智能汽車被稱作是“輪子上的數(shù)據(jù)中心”，而先進封裝/異構集成就是數(shù)據(jù)中心的一個輪子。隨著萬物互聯(lián)的到來，所有設備的智能化，對算力的需求會大大增加，并且邊緣計算的發(fā)展，帶動了邊緣側、端側的算力提升。在未來，算力將會成為整個IT基礎設施不可缺少的一部分，是一種能力、是一種商品、是一種像自來水一樣必不可少的能力。
從應用角度來看，未來有更為豐富多彩的應用。例如最近比較火的元宇宙，就是一個建立在數(shù)據(jù)之上的虛擬空間，而它對算力的需求也是必不可少的。就算力的角度來看，先進封裝能夠帶來很多新的體驗，未來也將會是各種各樣豐富多彩的技術集成。
Cadence公司中國區(qū)技術支持總監(jiān)王輝：
疫情帶來的影響是深遠的，也改變了原有的工作、生活方式，網(wǎng)絡會議就是一個非常典型的例子。那么，在未來如何實現(xiàn)身臨其境的帶入感，應該是很好的發(fā)展方向；再比如，有助于實現(xiàn)遠程辦公的技術等……總之未來會有更多的應用場景，這才能帶來產(chǎn)業(yè)的發(fā)展。就像智能手機給產(chǎn)業(yè)帶來的機會一樣，未來的想象空間還很大。當然，這些都需要數(shù)據(jù)安全有效的傳輸，也離不開芯片，離不開基礎半導體技術帶來的更多創(chuàng)新。
SiP技術專家/IEEE高級會員李揚：
十年前，芯片可能還是90nm、45nm占主流，當時摩爾定律還沒有面臨現(xiàn)在的挑戰(zhàn)。下一個十年，將是先進封裝承擔重任的時期，業(yè)界也要用發(fā)展的眼光和新的觀點來看待技術的更迭。以往衡量芯片性能往往看單位面積內(nèi)的晶體管數(shù)量，而先進封裝則可能需要從空間角度去衡量功能單元的數(shù)量。
下一個十年，先進封裝的發(fā)展機會將更多，去滿足算力的提升要求。先進封裝的集成度會越來越高，在芯片和芯片之間實現(xiàn)更快的運算速度。
英特爾中國研究院院長宋繼強：
摩爾定律是對于晶體管微縮、以及相應的經(jīng)濟效益的一個預測，它始終以不同的方式在向前演進。下一個十年，半導體工藝制程還將繼續(xù)向前發(fā)展，到了3nm階段，如何達到更好的良率？一定要多種技術組合起來，包括新的器件、異構封裝/3D封裝，大幅降低計算復雜度的算法、新的算法和對應的硬件加速器等等。只有將這些綜合起來，才能達到一定體積下的功能密度和計算密度，同時還要兼顧性價比和具體的應用需求。
現(xiàn)在各行各業(yè)都在進行數(shù)字化轉型，而根基還是半導體，未來的設備還是硅基設備，方方面面都可以用到先進封裝，這是目前可以看到的發(fā)展路徑，也需要產(chǎn)業(yè)界的通力合作。
