IC Compiler II全新升級 實現(xiàn)吞吐量2倍增速并降低10%總功耗

加州山景城2019年8月6日 /美通社/ --

重點：

• 最新版IC Compiler II通過新一代分布式并行、智能場景管理、高效基礎設施擴展和固有核心引擎算法，提供快2倍的吞吐量
• 創(chuàng)新型功耗降低技術(shù)，包括預測總功耗優(yōu)化、電壓降驅(qū)動優(yōu)化和動態(tài)電壓驅(qū)動的時鐘調(diào)度，使總功耗降低10%
• 新一代基于Arc的統(tǒng)一CCD優(yōu)化、增強的寄存器流水線、拓撲互連規(guī)劃和物理感知邏輯再綜合可帶來5%的面積和時序改進

新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日發(fā)布最新旗艦版IC Compiler^? II布局布線系統(tǒng)，包括數(shù)項新的創(chuàng)新技術(shù)，為汽車、云計算、人工智能、網(wǎng)絡和無線應用等廣泛垂直市場的新一波前沿設計帶來卓越的結(jié)果質(zhì)量(QoR)和最短的得出結(jié)果時間(TTR)。IC Compiler II可將總功耗降低10%、面積減少5%、時序改進5%、運行速度提高2倍。基于這些顯著的技術(shù)優(yōu)勢，Realtek在新一代通信網(wǎng)絡設計中部署了最新的IC Compiler II技術(shù)，以滿足嚴苛的功耗、性能和面積(PPA)預算，同時減少獲得設計結(jié)果的用時。

Realtek副總裁兼發(fā)言人Yee-Wei Huang表示：“設計復雜的網(wǎng)絡通信器件，并在不影響設計時間表的情況下實現(xiàn)最高的結(jié)果質(zhì)量，對于我們的目標市場至關(guān)重要。因此，我們與新思科技密切合作，部署最新的IC Compiler II技術(shù)，并實現(xiàn)了高達2倍的運行速度提升。我們對于高效實現(xiàn)積極的結(jié)果質(zhì)量并滿足上市時間目標非常有信心。”

IC Compiler II可實現(xiàn)卓越結(jié)果質(zhì)量的關(guān)鍵新技術(shù)包括：

• 公共物理優(yōu)化基礎設施
• 新的基于Arc的統(tǒng)一時鐘數(shù)據(jù)同步優(yōu)化技術(shù)(CCD)
• 物理感知邏輯再綜合和動態(tài)壓降驅(qū)動型功耗成形
• IC Compiler II內(nèi)的RedHawk^? Analysis Fusion 電壓降驅(qū)動的優(yōu)化
• 窮舉路徑分析(PBA)和signoff準確度帶來了無可匹敵的設計收斂

包括固有核心引擎算法加速、智能場景管理、高效硬件擴展和流并發(fā)的多種新的加速改進，可帶來快2倍的設計吞吐量。

新思科技芯片設計事業(yè)部總經(jīng)理Sassine Ghazi表示：“IC Compiler II布局布線解決方案是新一代復雜設計的首選工具，對推動功耗、性能和面積邊界至關(guān)重要。Realtek等用戶處于創(chuàng)新前沿，采用最新版IC Compiler II真實見證了新思科技的布局布線解決方案在設計實現(xiàn)結(jié)果質(zhì)量方面引領業(yè)界的地位，并可以幫助他們提供差異化產(chǎn)品?！?/p>